DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat (c) 2005 EPO. All rts. reserv.

16520003

Basic Patent (No,Kind,Date): JP 2000299285 A2 20001024 <No. of Patents: 002>

FABRICATION OF SEMICONDUCTOR CIRCUIT, LIQUID CRYSTAL DISPLAY AND

FABRICATION THEREOF (English)

Patent Assignee: SEMICONDUCTOR ENERGY LAB

Author (Inventor): CHO KOYU; TAKAYAMA TORU; TAKEMURA YASUHIKO

IPC: *H01L-021/20; G02F-001/1368; H01L-027/08; H01L-029/786; H01L-021/336;

H01S-003/00

Derwent WPI Acc No: *C 01-420407; C 01-420407

Language of Document: Japanese

Patent Family:

Patent No Kind Date Applic No Kind Date

JP 2000299285 A2 20001024 JP 200069375 A 19930312 (BASIC)

JP 3330923 B2 20021007 JP 200069375 A 19930312

Priority Data (No, Kind, Date):

JP 200069375 A 19930312

?

DIALOG(R)File 347:JAPIO (c) 2004 JPO & JAPIO. All rts. reserv.

06713450 **Image available**

FABRICATION OF SEMICONDUCTOR CIRCUIT, LIQUID CRYSTAL DISPLAY AND FABRICATION THEREOF

PUB. NO.: 2000-299285 [JP 2000299285 A]

PUBLISHED: October 24, 2000 (20001024)

INVENTOR(s): CHO KOYU

TAKAYAMA TORU

TAKEMURA YASUHIKO

APPLICANT(s): SEMICONDUCTOR ENERGY LAB CO LTD

APPL. NO.: 2000-069375 [JP 200069375]

Division of 05-079004 [JP 9379004]

FILED: March 12, 1993 (19930312)

INTL CLASS: H01L-021/20; G02F-001/1368; H01L-027/08; H01L-029/786;

H01L-021/336; H01S-003/00

ABSTRACT

PROBLEM TO BE SOLVED: To fabricate a thin film transistor(TFT) requiring a high mobility and a thin film transistor requiring a low current separately and easily by adding a trace of catalytic material to a silicon coating under amorphous state in order to accelerate crystallization, thereby lowering the crystallization temperature and shortening the crystallization time.

SOLUTION: A column recorder 1 and a row recorder 2 are provided as a peripheral driver circuit on a substrate 7, and an image circuit 4 comprising a transistor and a capacitor is formed in a matrix region 3 connected with a peripheral circuit through interconnections 5, 6. Crystallization time is shortened and crystallization temperature is lowered by adding a catalytic material, e.g. nickel or cobalt, to an amorphous silicon film, and a TFT having a high operating speed is formed selectively by laser crystallization. On the other hand, crystallization is carried out in a short time under a low temperature for a TFT having a relatively low operating speed by adding a catalytic material, and a low leakage, high operating speed circuit is formed simultaneously on the substrate.

COPYRIGHT: (C)2000,JPO

(19)日本国特許庁(JP)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開2000-299285

(P2000-299285A) (43)公開日 平成12年10月24日(2000.10.24)

(51) Int. Cl. 7	識別記号	FΙ				テーマコート・	(参考)
H01L 21/20		H01L	21/20				
G02F 1/1368			27/08	331	E		
H01L 27/08	331	H01S	3/00		В	-	
29/786		G02F	1/136	500			
21/336		H01L	29/78	627	G		
		審査請求 有	請求項の数21	OL	(全9頁)	最終頁例	こ続く
(21)出願番号	特願2000-69375(P2000-693	375) (71) 出	出願人 00015387	8			

(62)分割の表示

特願平5-79004の分割

(22)出願日

平成5年3月12日(1993.3.12)

株式会社半導体エネルギー研究所

神奈川県厚木市長谷398番地

(72)発明者 張 宏勇

神奈川県厚木市長谷398番地 株式会社半

導体エネルギー研究所内

(72)発明者 高山 徹

神奈川県厚木市長谷398番地 株式会社半

導体エネルギー研究所内

(72)発明者 竹村 保彦

神奈川県厚木市長谷398番地 株式会社半

導体エネルギー研究所内

(54) 【発明の名称】半導体回路の作製方法、液晶表示装置の作製方法および液晶表示装置

(57)【要約】

【課題】 良好な特性を有する半導体回路の作製方法を 提供する。

【解決手段】 本願発明で開示する半導体回路の作製方法は、シリコン基板上にアモルファスシリコン膜を形成し、前記アモルファスシリコン膜の結晶化を助長する触媒元素を前記アモルファスシリコン膜に導入し、前記アモルファスシリコン膜にレーザーを照射することを特徴とする。

【特許請求の範囲】

【請求項1】シリコン基板上にアモルファスシリコン膜 を形成し、

前記アモルファスシリコン膜の結晶化を助長する触媒元 素を前記アモルファスシリコン膜に導入し、

前記アモルファスシリコン膜にレーザーを照射する半導 体回路の作製方法。

【請求項2】ガラス基板上にアモルファスシリコン膜を 形成し、

前記アモルファスシリコン膜の結晶化を助長する触媒元 10 素を前記アモルファスシリコン膜に導入し、

前記アモルファスシリコン膜にレーザーを照射する半導 体回路の作製方法。

【請求項3】酸化珪素膜上にアモルファスシリコンを形 成し、

前記アモルファスシリコン膜の結晶化を助長する触媒元 素を前記アモルファスシリコン膜に導入し、

前記アモルファスシリコン膜にレーザーを照射する半導 体回路の作製方法。

【請求項4】絶縁表面上にアモルファスシリコン膜をC VD法により形成し、

前記アモルファスシリコン膜の結晶化を助長する触媒元 素を前記アモルファスシリコン膜に導入し、

前記アモルファスシリコン膜にレーザーを照射する半導 体回路の作製方法。

【請求項5】絶縁表面上にアモルファスシリコン膜を形 成し、

前記アモルファスシリコン膜の結晶化を助長する触媒元 素を前記アモルファスシリコン膜に導入し、

前記アモルファスシリコン膜にエキシマーレーザーを照 30 形成し、 射する半導体回路の作製方法。

【請求項6】絶縁表面上にアモルファスシリコン膜を形 成し、

前記アモルファスシリコン膜の結晶化を助長する触媒元 素を前記アモルファスシリコン膜に導入し、

前記アモルファスシリコン膜に200~500mJ/c m'のエネルギー密度のレーザーを照射する半導体回路 の作製方法。

【請求項7】請求項1乃至6のいずれか一において、前 記触媒元素はイオン注入法によって導入されることを特 40 徴とする半導体回路の作製方法。

【請求項8】シリコン基板上にアモルファスシリコン膜 を形成し、

前記アモルファスシリコン膜の結晶化を助長する触媒元 素を含む物質を前記アモルファスシリコン膜に接して形 成し、

前記アモルファスシリコン膜を結晶化するために前記ア モルファスシリコン膜にレーザーを照射する半導体回路 の作製方法。

【請求項9】ガラス基板上にアモルファスシリコン膜を 50

形成し、

前記アモルファスシリコン膜の結晶化を助長する触媒元 素を含む物質を前記アモルファスシリコン膜に接して形 成し、

前記アモルファスシリコン膜を結晶化するために前記ア モルファスシリコン膜にレーザーを照射する半導体回路 の作製方法。

【請求項10】酸化珪素膜上にアモルファスシリコン膜 を形成し、

前記アモルファスシリコン膜の結晶化を助長する触媒元 素を含む物質を前記アモルファスシリコン膜に接して形 成し、

前記アモルファスシリコン膜にレーザーを照射する半導 体回路の作製方法。

【請求項11】絶縁表面上にアモルファスシリコン膜を CVD法によって形成し、

前記アモルファスシリコン膜の結晶化を助長する触媒元 素を含む物質を前記アモルファスシリコン膜に接して形 成し、

前記アモルファスシリコン膜にレーザーを照射する半導 体回路の作製方法。

【請求項12】絶縁表面上にアモルファスシリコン膜を 形成し、

前記アモルファスシリコン膜の結晶化を助長する触媒元 素を含む物質を前記アモルファスシリコン膜に接して形 成し、

前記アモルファスシリコン膜にエキシマーレーザーを照 射する半導体回路の作製方法。

【請求項13】絶縁表面上にアモルファスシリコン膜を

前記アモルファスシリコン膜の結晶化を助長する触媒元 素を含む物質を前記アモルファスシリコン膜に接して形 成し、

前記アモルファスシリコン膜に200~500mJ/c m'のエネルギー密度のレーザーを照射する半導体回路 の作製方法。

【請求項14】請求項5または12において、前記エキ シマーレーザーはKrFエキシマーレーザー、XeFエ キシマーレーザー、XeClエキシマーレーザーまたは ArFエキシマーレーザーであることを特徴とする半導 体回路作製方法。

【請求項15】請求項1乃至14のいずれか一におい て、前記触媒元素はニッケル、鉄、コバルトまたは白金 であることを特徴とする半導体回路の作製方法。

【請求項16】請求項1乃至15のいずれか一におい て、前記レーザー照射は加熱と同時に行うことを特徴と する半導体回路の作製方法。

【請求項17】請求項1乃至16のいずれか一におい て、

前記照射により前記アモルファスシリコンを結晶化し、

3

結晶性シリコン膜とした後、

前記結晶性シリコン膜に燐を導入し、

前記結晶性シリコン膜を450℃以上の温度で2時間以上熱アニールすることを特徴とする半導体回路作製方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、薄膜トランジスタ (TFT)を複数個有する半導体回路およびその作製方法に関するものである。本発明によって作製される薄膜トランジスタは、ガラス等の絶縁基板上、単結晶シリコン等の半導体基板上、いずれにも形成される。特に本発明は、モノリシック型アクティブマトリクス回路(液晶ディスプレー等に使用される)のように、低速動作のマトリクス回路と、それを駆動する高速動作の周辺回路を有する半導体回路に関する。

[0002]

【従来の技術】最近、絶縁基板上に、薄膜状の活性層 (活性領域ともいう)を有する絶縁ゲイト型の半導体装置の研究がなされている。特に、薄膜状の絶縁ゲイトトランジスタ、いわゆる薄膜トランジスタ(TFT)が熱心に研究されている。これらは、透明な絶縁基板上に形成され、マトリクス構造を有する液晶等の表示装置において、各画素の制御用に利用することや駆動回路に利用することが目的であり、利用する半導体の材料・結晶状態によって、アモルファスシリコンTFTや結晶性シリコンTFTというように区別されている。

【0003】一般にアモルファス状態の半導体の電界移動度は小さく、したがって、高速動作が要求されるTFTには利用できない。そこで、最近では、より高性能な 30回路を作製するため結晶性シリコンTFTの研究・開発が進められている。

【0004】結晶半導体は、アモルファス半導体よりも電界移動度が大きく、したがって、高速動作が可能である。結晶性シリコンでは、NMOSのTFTだけでなく、PMOSのTFTも同様に得られるのでCMOS回路を形成することが可能で、例えば、アクティブマトリクス方式の液晶表示装置においては、アクティブマトリクス部分のみならず、周辺回路(ドライバー等)をもCMOSの結晶性TFTで構成する、いわゆるモノリシッ 40 ク構造を有するものが知られている。

[0005]

【発明が解決しようとする課題】図3には、液晶ディスプレーに用いられるモノリシックアクティブマトリクス回路のブロック図を示す。基板7上には周辺ドライバー回路として、列デコーダー1、行デコーダー2が設けられ、また、マトリクス領域3にはトランジスタとキャパシタからなる画素回路4が形成され、マトリクス領域と周辺回路とは、配線5、6によって接続される。周辺回路に用いるTFTは高速動作が、また、画素回路に用い50

るTFTは低リーク電流が要求される。それらの特性は 物理的に矛盾するものであるが、同一基板上に同時に形 成することが求められていた。

【0006】しかしながら、同一プロセスで作製したTFTは全て同じ様な特性を示す。例えば、結晶シリコンを得るにはレーザーによる結晶化(レーザーアニール)という手段を使用することができるが、レーザー結晶化によって結晶化したシリコンでは、マトリクス領域のTFTも周辺駆動回路領域のTFTも同じ様な特性である。そこで、マトリクス領域は熱結晶化を採用し、周辺駆動回路領域はレーザーによる結晶化を採用するという方法が考えられるが、熱結晶化には、600℃で24時間以上も長時間のアニールをするか、1000℃以上の高温でのアニールが必要であった。前者では、スループットが低下し、後者では基板が石英に限定されてしまう。

【0007】本発明はこのような困難な課題に対して解答を与えんとするものであるが、そのためにプロセスが複雑化し、歩留り低下やコスト上昇を招くことは望ましくない。本発明の目的とするところは、高移動度が要求されるTFTと低リーク電流が要求されるTFTという2種類のTFTを最小限のプロセスの変更によって、量産性を維持しつつ、容易に作り分けることにある。

[0008]

【課題を解決するための手段】本発明者の研究の結果、実質的にアモルファス状態のシリコン被膜に微量の触媒材料を添加することによって結晶化を促進させ、結晶化温度を低下させ、結晶化時間を短縮できることが明らかになった。触媒材料としては、ニッケル(Ni)、鉄(Fe)、コバルト(Co)、白金(Pt)の単体、もしくはそれらの珪化物等の化合物が適している。具体的には、これらの触媒元素を有する膜、粒子、クラスター等をアモルファスシリコン膜の下、もしくは上に密着して形成し、あるいはイオン注入法等の方法によってアモルファスシリコン膜中にこれらの触媒元素を導入し、その後、これを適当な温度、典型的には580℃以下の温度で、また、8時間以内の短時間の熱アニールすることによって結晶化させることができる。

【0009】また、化学的気相成長法(CVD法)によってアモルファスシリコン膜を形成する際には原料ガス中に、また、スパッタリング等の物理的気相法でアモルファスシリコン膜を形成する際には、ターゲットや蒸着源等の成膜材料中に、これらの触媒材料を添加しておいてもよい。当然のことであるが、アニール温度が高いほど結晶化時間は短いという関係がある。また、ニッケル、鉄、コバルト、白金の濃度が大きいほど結晶化温度が低く、結晶化時間が短いという関係がある。本発明人の研究では、結晶化を進行させるには、これらのうちの少なくとも1つの元素の濃度が10¹⁷ cm⁻³ またはそれ以上、好ましくは5×10¹⁸ cm⁻³ 以上存在することが

必要であることがわかった。

【0010】なお、上記触媒材料はいずれもシリコンに とっては好ましくない材料であるので、できるだけその 濃度が低いことが望まれる。本発明人の研究では、これ らの触媒材料の濃度は合計して1×10°°cm⁻³を越え ないことが望まれる。特に、局所的(例えば粒界等)に も1×10¹⁰ c m⁻¹を越えないことが望まれる。

【0011】本発明は、レーザー結晶化によって動作速 度の速いTFT(アクティブマトリクスのドライバーT FT等)を選択的に形成する一方、上記の触媒材料によ 10 る結晶化の特徴を生かして、その他の比較的速度の遅い TFT(アクティブマトリクス回路の画素回路の低リー クTFT等)に関しては、低温で短時間に結晶化させて に用いることを特徴とする。この結果、低リーク電流と 高速動作という矛盾するトランジスタを有する回路を同 一基板上に同時に形成することができる。以下に実施例 を用いて、より詳細に本発明を説明する。

[0012]

【実施例】〔実施例1〕 本実施例は、図3に示すよう な1枚のガラス基板上にアクティブマトリクスと、その 20 周辺に駆動回路を有する半導体回路に関するものであ る。図1に本実施例の作製工程の断面図を示す。まず、 基板(コーニング7059)10上にスパッタリング法 によって厚さ200nmの酸化珪素の下地膜11を形成 した。さらに、減圧CVD法によって、厚さ50~15 0 nm、例えば150 nmの真性(I型)のアモルファ スシリコン膜12を堆積した。連続して、スパッタリン グ法によって、厚さ0.5~20nm、例えば2nmの 珪化ニッケル膜(化学式NiSix、0.4≤x≤2. 5、例えば、x = 2. 0) 13 を形成した。(図 1(A))

【0013】次に、選択的にレーザー光を照射して、そ の領域の結晶化をおこなった。レーザーとしてはKrF エキシマーレーザー(波長248nm、パルス幅20n sec)を用いたが、その他のレーザー、例えば、Xe Fエキシマーレーザー(波長353nm)、XeClエ キシマーレーザー(波長308nm)、ArFエキシマ ーレーザー(波長193nm)等を用いてもよい。レー ザーのエネルギー密度は、200~500mJ/c m'、例えば350mJ/cm'とし、1か所につき2 ~10ショット、例えば2ショット照射した。レーザー 照射時に、基板を200~450℃、例えば300℃に 加熱した。

【0014】図3からも明らかなように、レーザー結晶 化すべき領域(周辺回路領域)と熱結晶化で十分な領域 (マトリクス領域)はかなりの距離が存在するので、特 にフォトリソグラフィー工程は必要がなかった。

【0015】次に、これを還元雰囲気下、500℃で4 時間アニールして、レーザー照射されなかった領域(ア クティブマトリクスの画素回路)を結晶化させた。この 50 形成し、これをパターニングして画素電極19を形成し

結果、2種類の結晶シリコン領域12a、12bが得ら れた。領域12aはレーザー結晶化工程によって電界移 動度が高く、一方、熱アニールで結晶化した領域12b は低リーク電流であるという特徴を有していた。 (図1 (B))

【0016】このようにして得られたシリコン膜をフォ トリソグラフィー法によってパターニングし、島状シリ コン領域14a(周辺駆動回路領域)および14b(マ トリクス領域)を形成した。さらに、スパッタリング法 によって厚さ100nmの酸化珪素膜15をゲイト絶縁 膜として堆積した。スパッタリングには、ターゲットと して酸化珪素を用い、スパッタリング時の基板温度は2 00~400℃、例えば350℃、スパッタリング雰囲 気は酸素とアルゴンで、アルゴン/酸素=0~0.5、 例えばO. 1以下とした。引き続いて、減圧CVD法に よって、厚さ600~800mm、例えば600mmの シリコン膜(0.1~2%の燐を含む)を堆積した。な お、この酸化珪素とシリコン膜の成膜工程は連続的にお こなうことが望ましい。そして、シリコン膜をパターニ ングして、ゲイト電極16a、16b、16cを形成し た。(図1(C))

【0017】次に、プラズマドーピング法によって、シ リコン領域にゲイト電極をマスクとして不純物(燐およ びホウ素)を注入した。ドーピングガスとして、フォス フィン(PH,) およびジボラン(B, H,) を用い、 前者の場合は、加速電圧を60~90kV、例えば80 k V、後者の場合は、40~80k V、例えば65k V とした。ドーズ量は1×10¹⁵~8×10¹⁵cm⁻¹、例 えば、燐を2×10¹⁵ c m⁻²、ホウ素を5×10¹⁵ とし 30 た。この結果、N型の不純物領域17a、P型の不純物 領域17bおよび17cが形成された。

【0018】その後、レーザーアニールによって、不純 物を活性化させた。レーザーとしてはKrFエキシマー レーザー(波長248nm、パルス幅20nsec)を 用いたが、その他のレーザー、例えば、XeFエキシマ ーレーザー(波長353nm)、XeClエキシマーレ ーザー(波長308nm)、ArFエキシマーレーザー (波長193nm)等を用いてもよい。レーザーのエネ ルギー密度は、200~400mJ/cm²、例えば2 40 50mJ/cm² とし、1か所につき2~10ショッ ト、例えば2ショット照射した。レーザー照射時に、基 板を200~450℃に加熱してもよい。レーザーを照 射する代わりに、450~500℃で2~8時間アニー ルしてもよい。こうして不純物領域17a~17cを活 性化した。(図1(D))

【0019】続いて、厚さ600nmの酸化珪素膜18 を層間絶縁物としてプラズマCVD法によって形成し、 さらに、スパッタリング法によって厚さ50~100n m、例えば80nmのインジウム錫酸化膜(ITO)を

ワー、全圧は、それぞれ300℃、75W、5Paであ った。成膜完了後、チャンバーに100Torrの水素 を導入し、350℃で35分の水素アニールをおこなっ た。

た。次に層間絶縁物にコンタクトホールを形成して、金 属材料、例えば、窒化チタンとアルミニウムの多層膜に よって周辺駆動回路TFTの電極・配線20a、20 b、20c、マトリクス画素回路TFTの電極・配線2 0 d、20 eを形成した。最後に、1気圧の水素雰囲気 で350℃、30分のアニールをおこなった。以上の工 程によって半導体回路が完成した。(図1 (E)) 得られたTFTの活性領域のニッケルの濃度を、2次イ オン質量分析(SIMS)法によって測定したところ、 周辺駆動回路および画素回路ともに、 $1 \times 10^{18} \sim 5 \times 10^{19}$ 10¹⁸ c m⁻³のニッケルが観測された。

【0023】引き続いて、スパッタリング法によって、 厚さ600~800nm、例えば600nmのアルミニ ウム膜(2%のシリコンを含む)を堆積した。アルミニ ウムの代わりにタンタル、タングステン、チタン、モリ ブテンでもよい。なお、この酸化珪素27とアルミニウ ム膜の成膜工程は連続的におこなうことが望ましい。そ して、アルミニウム膜をパターニングして、TFTのゲ イト電極28a、28b、28cを形成した。さらに、 このアルミニウム配線の表面を陽極酸化して、表面に酸 化物層29a、29b、29cを形成した。陽極酸化 は、酒石酸の1~5%エチレングリコール溶液中でおこ なった。得られた酸化物層の厚さは200nmであっ た。(図2(C))

図2に本実施例の作製工程 【0020】〔実施例2〕 の断面図を示す。基板(コーニング7059)21上 に、スパッタリング法によって、厚さ200nmの酸化 珪素膜22を形成した。次に、減圧CVD法によって、 厚さ20~150nm、例えば50nmのアモルファス シリコン膜23を堆積した。そして、イオン注入法によ ってニッケルイオンを注入し、アモルファスシリコンの 表面にニッケルが1×10¹⁸~2×10¹⁹cm⁻³、例え ば、5×10¹⁸ c m⁻³だけ含まれるような領域24を作 製した。この領域24の深さは20~50nmとし、加 速エネルギーはそれに合わせて最適なものを選択した。 (図2 (A))

【0024】次に、プラズマドーピング法によって、シ リコン領域に不純物(燐)を注入した。ドーピングガス として、フォスフィン(PH,)を用い、加速電圧を6 0~90kV、例えば80kVとした。ドーズ量は1× 10¹⁵~8×10¹⁵cm⁻⁷、例えば、2×10¹⁵cm⁻⁷ とした。このようにしてN型の不純物領域30aを形成 した。さらに、今度は左側のTFT(Nチャネル型TF T) をフォトレジストでマスクして、再び、プラズマド ーピング法で右側の周辺回路領域TFT(PチャネルT FT)およびマトリクス領域TFTのシリコン領域に不 純物(ホウ素)を注入した。ドーピングガスとして、ジ ボラン (B, H₆) を用い、加速電圧を50~80k V、例えば65kVとした。ドーズ量は1×10¹⁵~8 ×10¹⁵ c m⁻¹、例えば、先に注入された燐より多い5 ×10¹⁵ cm⁻⁷とした。このようにしてP型の不純物領 域30b、30cを形成した。

【0021】次に、アモルファスシリコン膜に選択的に レーザー光を照射して、その領域の結晶化をおこなっ た。レーザーとしてはKrFエキシマーレーザー(波長 248nm、パルス幅20nsec)を用いた。レーザ ーのエネルギー密度は、200~500mJ/cm²、 例えば350mJ/cm² とし、1か所につき2~10 ショット、例えば2ショット照射した。レーザー照射時 30 に、基板を200~450℃、例えば400℃に加熱し た。さらに、還元雰囲気下、500℃で4時間アニール して、レーザー照射されなかった領域のアモルファスシ リコン膜を結晶化させた。この結晶化工程によって、2 種類の結晶シリコン23a、23bが得られた。(図2 (B))

【0025】その後、レーザーアニール法によって不純 物の活性化をおこなった。レーザーとしてはKrFエキ シマーレーザー(波長248nm、パルス幅20nse c)を用いた。レーザーのエネルギー密度は、200~ 400mJ/cm'、例えば250mJ/cm'とし、 1か所につき2~10ショット、例えば2ショット照射 40 した。(図2(D))

【0022】その後、このシリコン膜をパターニングし て、島状シリコン領域26a(周辺駆動回路領域)およ び26b(マトリクス画素回路領域)を形成した。さら に、テトラ・エトキシ・シラン(Si(OC , H。), 、TEOS)と酸素を原料として、プラズマ CVD法によってTFTのゲイト絶縁膜として、厚さ1 00 nmの酸化珪素27を形成した。原料には、上記ガ スに加えて、トリクロロエチレン(C, HCl,)を用 いた。成膜前にチャンバーに酸素を400SCCM流 し、基板温度300℃、全圧5Pa、RFパワー150 Wでプラズマを発生させ、この状態を10分保った。そ の後、チャンバーに酸素300SCCM、TEOSを1

5 S C C M、トリクロロエチレンを 2 S C C Mを導入し

【0026】続いて、層間絶縁物として厚さ200nm の酸化珪素膜31をTEOSを原料とするプラズマCV D法によって形成し、さらに、スパッタリング法によっ て、厚さ50~100nm、例えば80nmのインジウ ム錫酸化膜(ITO)を堆積した。そして、これをエッ チングして画素電極32を形成した。さらに、層間絶縁 物31にコンタクトホールを形成して、金属材料、例え ば、窒化チタンとアルミニウムの多層膜によって周辺ド ライバー回路TFTのソース、ドレイン電極・配線33 て、酸化珪素膜の成膜をおこなった。基板温度、RFパ 50 a、33b、33cおよび画素回路TFTの電極・配線

10

33d、33eを形成した。以上の工程によって半導体 回路が完成した。(図2(E))

【0027】作製された半導体回路において、周辺ドライバー回路領域のTFTの特性は従来のレーザー結晶化によって作製されたものとは何ら劣るところはなかった。例えば、本実施例によって作成したシフトレジスタは、ドレイン電圧15Vで11MHz、17Vで16MHzの動作を確認できた。また、信頼性の試験においても従来のものとの差を見出せなかった。さらに、マトリクス領域のTFT(画素回路)の特性に関しては、リー 10 ク電流は10⁻¹³ A以下であった。

[0028]

【発明の効果】本発明によって、同一基板上に、高速動作が可能な結晶性シリコンTFTと低リーク電流を特徴とするアモルファスシリコンTFTを形成することができた。これを液晶ディスプレーに応用した場合には、量産性の向上と特性の改善が図られる。

【0029】また、本発明は、例えば、500℃というような低温、かつ、4時間という短時間でシリコンの結晶化をおこなうことによっても、スループットを向上さ 20せることができる。加えて、従来、600℃以上のプロセスを採用した場合にはガラス基板の縮みやソリが歩留り低下の原因として問題となっていたが、本発明を利用することによってそのような問題点は一気に解消された。

【0030】さらに、このことは、大面積の基板を一度に処理できることを意味するものである。すなわち、大面積基板を処理することによって、1枚の基板から多くの半導体回路(マトリクス回路等)を切りだすことによって単価を大幅に低下させることができる。このように本発明は工業上有益な発明である。

【図面の簡単な説明】

【図1】 実施例1の作製工程断面図を示す。

【図2】 実施例2の作製工程断面図を示す。

0 【図3】 モノリシック型アクティブマトリクス回路 の構成例を示す。

【符号の説明】

10・・・基板

11・・・下地絶縁膜(酸化珪素)

12・・・アモルファスシリコン膜

13・・・珪化二ッケル膜

14・・・島状シリコン領域

15・・・ゲイト絶縁膜(酸化珪素)

16・・・ゲイト電極(燐ドープされたシリコン)

20 17・・・ソース、ドレイン領域


18・・・層間絶縁物(酸化珪素)


19···画素電極(ITO)

20・・・金属配線・電極 (窒化チタン/アルミニウ


【図2】

ム)





[図3]



【手続補正書】

【提出日】平成12年4月7日(2000.4.7)

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】発明の名称

【補正方法】変更

【補正内容】

【発明の名称】 半導体回路の作製方法、液晶表示装置の作製方法および液晶表示装置

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正内容】

【特許請求の範囲】

【請求項1】<u>薄膜トランジスタからなるCMOSを含む</u> 半導体回路の作製方法であって、

シリコン基板上にアモルファスシリコン<u>を含む半導体</u>膜 を形成し、

前記<u>半導体</u>膜の結晶化を助長する<u>材料</u>を前記<u>半導体</u>膜に 導入し、

前記半導体膜を結晶化させるために前記半導体膜にレーザーを照射することを特徴とする半導体回路の作製方法。

【請求項2】薄膜トランジスタを含む画素回路を有する 第1の領域と薄膜トランジスタからなるCMOSを含む 駆動回路を有する第2の領域とを有する半導体回路の作 製方法であって、

ガラス基板上にアモルファスシリコン<u>を含む半導体</u>膜を 形成し、

前記<u>半導体</u>膜の結晶化を助長する<u>材料</u>を前記<u>半導体</u>膜に 導入し、

前記半導体膜を結晶化させるために前記第2の領域の前 記<u>半</u>導体膜にレーザーを照射することを特徴とする半導 体回路の作製方法。

【請求項3】 薄膜トランジスタを含む画素回路を有する 第1の領域と薄膜トランジスタからなるCMOSを含む 駆動回路を有する第2の領域とを有する半導体回路の作 製方法であって、

酸化珪素膜上にアモルファスシリコン<u>を含む半導体膜</u>を 形成し、

前記<u>半導体</u>膜の結晶化を助長する<u>材料</u>を前記<u>半導体</u>膜に 導入し、

前記半導体膜を結晶化させるために前記第2の領域の前 記半導体膜にレーザーを照射することを特徴とする半導 体回路の作製方法。

【請求項4】 <u>薄膜トランジスタを含む画素回路を有する</u> 第1の領域と薄膜トランジスタからなるCMOSを含む 駆動回路を有する第2の領域とを有する半導体回路の作 製方法であって、

絶縁表面上にアモルファスシリコン<u>を含む半導体</u>膜をC VD法により形成し、

前記<u>半導体</u>膜の結晶化を助長する<u>材料</u>を前記<u>半導体</u>膜に 導入し、

前記半導体膜を結晶化させるために前記第2の領域の前 記半導体膜にレーザーを照射することを特徴とする半導 体回路の作製方法。

【請求項5】薄膜トランジスタを含む画素回路を有する 第1の領域と薄膜トランジスタからなるCMOSを含む 駆動回路を有する第2の領域とを有する半導体回路の作 製方法であって、

<u>絶縁表面上にアモルファスシリコンを含む半導体膜を形</u>成し、

前記半導体膜の結晶化を助長する材料を前記半導体膜に導入し、

前記半導体膜を結晶化させるために前記第2の領域の前 記半導体膜にパルスレーザーを照射することを特徴とす

る半導体回路の作製方法。

【請求項<u>6</u>】 薄膜トランジスタを含む画素回路を有する 第1の領域と薄膜トランジスタからなるCMOSを含む 駆動回路を有する第2の領域とを有する半導体回路の作 製方法であって、

絶縁表面上にアモルファスシリコン<u>を含む半導体膜</u>を形成し、

前記<u>半導体</u>膜の結晶化を助長する<u>材料</u>を前記<u>半導体</u>膜に 導入し、

前記半導体膜を結晶化させるために前記第2の領域の前 記半導体膜にエキシマーレーザーを照射することを特徴 とする半導体回路の作製方法。

【請求項7】薄膜トランジスタを含む画素回路を有する第1の領域と薄膜トランジスタからなるCMOSを含む 駆動回路を有する第2の領域とを有する半導体回路の作 製方法であって、

絶縁表面上にアモルファスシリコン<u>を含む半導体膜</u>を形成し、

前記<u>半導体</u>膜の結晶化を助長する<u>材料</u>を前記<u>半導体</u>膜に 導入し、

前記半導体膜を結晶化させるために前記第2の領域の前 記半導体膜に200~500mJ/cm²のエネルギー 密度のレーザーを照射することを特徴とする半導体回路 の作製方法。

【請求項<u>8</u>】請求項1乃至<u>7</u>のいずれか一において、前 記<u>材料</u>はイオン注入法によって導入されることを特徴と する半導体回路の作製方法。

【請求項9】薄膜トランジスタからなるCMOSを含む 半導体回路の作製方法であって、

シリコン基板上にアモルファスシリコン<u>を含む半導体</u>膜 を形成し、

前記<u>半導体</u>膜の結晶化を助長する<u>材料</u>を含む<u>層</u>を前記<u>半</u> 導体膜に接して形成し、

前記半導体膜を結晶化させるために前記半導体膜にレーザーを照射することを特徴とする半導体回路の作製方法。

【請求項<u>10</u>】薄膜トランジスタを含む画素回路を有する第1の領域と薄膜トランジスタからなるCMOSを含む駆動回路を有する第2の領域とを有する半導体回路の作製方法であって、

ガラス基板上にアモルファスシリコン<u>を含む半導体</u>膜を 形成し、

前記<u>半導体</u>膜の結晶化を助長する<u>材料</u>を含む<u>層</u>を前記<u>半</u> 導体膜に接して形成し、

前記半導体膜を結晶化させるために前記第2の領域の前 記半導体膜にレーザーを照射することを特徴とする半導 体回路の作製方法。

【請求項<u>11</u>】 薄膜トランジスタを含む画素回路を有する第1の領域と薄膜トランジスタからなるCMOSを含む駆動回路を有する第2の領域とを有する半導体回路の

作製方法であって、

酸化珪素膜上にアモルファスシリコン<u>を含む半導体膜</u>を 形成し、

前記<u>半導体</u>膜の結晶化を助長する<u>材料</u>を含む<u>層</u>を前記<u>半</u> 導体膜に接して形成し、

前記半導体膜を結晶化させるために前記第2の領域の前 記<u>半導体</u>膜にレーザーを照射する<u>ことを特徴とする</u>半導 体回路の作製方法。

【請求項12】薄膜トランジスタを含む画素回路を有する第1の領域と薄膜トランジスタからなるCMOSを含む駆動回路を有する第2の領域とを有する半導体回路の作製方法であって、

絶縁表面上にアモルファスシリコン<u>を含む半導体</u>膜をC VD法により形成し、

前記<u>半導体</u>膜の結晶化を助長する<u>材料</u>を含む<u>層</u>を前記<u>半</u> 導体膜に接して形成し、

前記半導体膜を結晶化させるために前記第2の領域の前 記半導体膜にレーザーを照射することを特徴とする半導 体回路の作製方法。

【請求項13】 薄膜トランジスタを含む画素回路を有する第1の領域と薄膜トランジスタからなるCMOSを含む駆動回路を有する第2の領域とを有する半導体回路の作製方法であって、

<u>絶縁表面上にアモルファスシリコンを含む半導体膜を形</u>成し、

前記半導体膜の結晶化を助長する材料を含む層を前記半導体膜に接して形成し、

前記半導体膜を結晶化させるために前記第2の領域の前 記半導体膜にパルスレーザーを照射することを特徴とす る半導体回路の作製方法。

【請求項<u>14</u>】 薄膜トランジスタを含む画素回路を有する第1の領域と薄膜トランジスタからなるCMOSを含む駆動回路を有する第2の領域とを有する半導体回路の作製方法であって、

絶縁表面上にアモルファスシリコン<u>を含む半導体膜</u>を形成し、

前記<u>半導体</u>膜の結晶化を助長する<u>材料</u>を含む<u>層</u>を前記<u>半</u> 導体膜に接して形成し、

前記半導体膜を結晶化させるために前記第2の領域の前 記半導体膜にエキシマーレーザーを照射することを特徴 とする半導体回路の作製方法。

【請求項<u>15</u>】 薄膜トランジスタを含む画素回路を有する第1の領域と薄膜トランジスタからなるCMOSを含む駆動回路を有する第2の領域とを有する半導体回路の作製方法であって、

絶縁表面上にアモルファスシリコン<u>を含む半導体膜</u>を形成し、

前記<u>半導体</u>膜の結晶化を助長する<u>材料</u>を含む<u>層</u>を前記<u>半</u> 導体膜に接して形成し、

前記半導体膜を結晶化させるために前記第2の領域の前

記<u>半導体</u>膜に200~500mJ/cm²のエネルギー 密度のレーザーを照射することを特徴とする半導体回路 の作製方法。

【請求項<u>16</u>】請求項<u>6</u>または<u>14</u>において、前記エキシマーレーザーはKrFエキシマーレーザー、XeFエキシマーレーザー、XeFエキシマーレーザー、XeCIエキシマーレーザーまたはArFエキシマーレーザーであることを特徴とする半導体回路作製方法。

【請求項<u>17</u>】請求項1乃至<u>16</u>のいずれか一において、前記材料はニッケル、鉄、コバルト、白金、<u>珪化ニッケル、珪化鉄、珪化コバルトまたは珪化白金</u>であることを特徴とする半導体回路の作製方法。

【請求項<u>18</u>】請求項1乃至<u>17</u>のいずれか一において、前記レーザー<u>の</u>照射は加熱と同時に行うことを特徴とする半導体回路の作製方法。

【請求項<u>19</u>】請求項1乃至<u>18</u>のいずれかーにおいて、前記<u>レーザーの</u>照射により前記<u>半導体膜</u>を結晶化<u>し</u>た後、

前記半導体膜に燐を導入し、

前記<u>半導体</u>膜を450℃以上の温度で2時間以上熱アニールすることを特徴とする半導体回路作製方法。

【請求項20】請求項1乃至19のいずれか一の半導体 回路の作製方法において作製される半導体回路を用いる ことを特徴とするアクティブマトリクス方式の液晶表示 装置の作製方法。

【請求項21】請求項1乃至19のいずれか一の半導体 回路の作製方法において作製される半導体回路を用いる ことを特徴とするアクティブマトリクス方式の液晶表示 装置。

フロントページの続き

(51) Int. Cl. 7

識別記号

// H01S 3/00

FI

テーマコート (参考)